Generación estructurada de testbenchs para diseño HDL con LLM STG genera testbenchs deterministas 720x más rápido que métodos LLM, reduce falsos positivos y ahorra energía. Ideal para verificación de diseño de chips. 2026-06-12 · 2 min
